柵極驅(qū)動(dòng)電阻設(shè)計(jì)方法

• 來源：宇芯電子 更新時(shí)間：2026-06-08 16:56:17點(diǎn)擊：6次

• 
  

  柵極驅(qū)動(dòng)電阻設(shè)計(jì)方法

  
  

  
  

  1 背景

  
  

  眾說周知，柵極驅(qū)動(dòng)電路的設(shè)計(jì)對(duì) MOSFET 功率器件尤為重要，既要保證功率器件的可靠性，又要充分發(fā)揮器件的性能，滿足 EMC 和效率等指標(biāo)要求。圖 1 展示柵極驅(qū)動(dòng)等效電路，該電路由驅(qū)動(dòng)電路、寄生電感、寄生電阻、寄生電 容、外部驅(qū)動(dòng)電阻和功率器件 MOSFET 組成，ROH 和 ROL為驅(qū)動(dòng)電路的導(dǎo)通電阻，LS是柵極驅(qū)動(dòng) PCB 走線和芯片內(nèi)部引 線及 MOS 管腳形成的總電感，RGATE 為外部柵極驅(qū)動(dòng)電阻，CGS、CGD和 CDS為 MOSFET 寄生電容。適當(dāng)?shù)耐獠繓艠O驅(qū)動(dòng) 電阻設(shè)計(jì)可以有效地限制環(huán)路中的噪聲和振鈴。如果外部柵極電阻設(shè)計(jì)不當(dāng)，輸出電壓過沖、開關(guān)損耗、高的 dv/dt 和 di/dt 和體二極管反向恢復(fù)都可能導(dǎo)致功率器件損壞。一般情況，MOSFET 產(chǎn)品手冊(cè)會(huì)直接提供 Ciss（CGS+CGD）輸入 電容、Coss（CDS+CGD）輸出電容以及 Crss（CGD）米勒電容寄生參數(shù)。

   

  

  
  

  圖 1 柵極驅(qū)動(dòng)等效電路

  
  

  2 MOSFET 開通與關(guān)斷過程 

  
  

  如下圖 2 所示，MOSFET 的開通過程分為以下四個(gè)階段：

  
  

   ①第一階段，器件的輸入電容從 0V 充電到 Vth。在此期間，大部分柵極電流對(duì) CGS充電，小部分電流也會(huì)流過 CGD。 隨著柵極電壓升高，CGD 上電壓會(huì)輕微地下降。這個(gè)階段被稱為開通延時(shí)，因此，漏極電流和漏-源電壓均保持不變。

  
  

   ②第二階段，柵極電壓從 Vth 到達(dá) VGS, Miller，IDS 電流與柵極電壓成比例，此時(shí) MOS 工作在恒流區(qū)。和第一階段一樣， IG 電流同時(shí)流入 CGS 和 CGD電容，柵極電壓繼續(xù)上升。在輸出端，漏極電流上升，同時(shí)漏極電壓保持之前電壓（VDS, off）基本不變，但是實(shí)際情況下存在寄生電感，會(huì)產(chǎn)生壓降，漏極電壓會(huì)輕微地下降。

  
  

   ③第三階段，柵極已經(jīng)充到足夠高的電壓(Vgs, Miller)，大部分的柵極電流被轉(zhuǎn)移到 CGD電容，以實(shí)現(xiàn)漏-源極間電壓的快速變化（下降到接近 0V）。漏極電流受外部電路限制，基本保持不變。

  
  

   ④第四階段，柵極電壓從 Miller 平臺(tái)增長到最終值 VGS，VGS電壓決定了器件導(dǎo)通電流通道寬度以及導(dǎo)通電阻。故，此階段保持對(duì) CGS和 CGD電容的充電，使得柵極電壓達(dá)到 VCC。當(dāng)這些電容被充電時(shí)，漏極電流仍然保持不變，因?yàn)槠骷膶?dǎo)通電阻下降，漏-源極電壓會(huì)輕微下降。

   

  

   

  圖 2 MOSFET 的開通過程

  
  

  如下圖 3 所示，MOSFET 的關(guān)斷過程同樣也分四個(gè)階段，關(guān)斷過程基本上和開通過程相反：

  
  

   ①第一階段，稱關(guān)斷延時(shí)，器件的輸入電容從 VCC 放電到 Miller 平臺(tái)電位。這時(shí)柵極電流由 CGS+CGD電容提供。隨著 VGS 電壓降低，器件的漏-源極電壓略有上升，漏極的電流保持不變。

  
  

   ②第二階段，對(duì)應(yīng)著柵極電壓波形的 Miller 平臺(tái)階段，柵極電流等于 CGD 充電電流，因此 VGS, Miller 電壓保持不變。漏源電壓從 Id*Rds(on)上升到最終值 VDS, off。 

  
  

  ③第三階段，柵極電壓繼續(xù)從 VGS, Miller 下降至 Vth。絕大部分柵極電流來自 CGS電容，因?yàn)?CGD電容實(shí)際上在上一階段 已經(jīng)充滿電。漏極電壓在 VDS, off 保持穩(wěn)定。漏極電流下降到接近 0。

  
  

   ④第四階段，柵極電壓從 Vth 下降直到 0V 為止。與第三階段類似，柵極電流的大部分由 CGS電容提供，漏極電流和漏 極電壓保持不變。

   

  

   

  圖 3 MOSFET 的關(guān)斷過程

  
  

  3 柵極驅(qū)動(dòng)等效諧振電路 

  
  

  對(duì)帶寄生參數(shù)驅(qū)動(dòng)電路可以用二階 RLC 串聯(lián)電路來進(jìn)行建模，簡化的模型如圖 4 所示，其中 Req 為等效的柵極總電 阻，Leq 環(huán)路中總寄生電感，Ceq 為 MOSFET 的輸入電容，即 CGS與 CGD之和。其中Req= 1Ω, Leq= 1nH，Ceq= 1nF。

   

  

   

  圖 4 二階 RLC 串聯(lián)電路建模仿真

   

  

   

  如圖 5 仿真波形所示，如果選擇一個(gè)很小的 Req 電阻，對(duì)該傳遞函數(shù)進(jìn)行階躍響應(yīng)，輸出電壓會(huì)有較大的超調(diào)且上升 時(shí)間會(huì)比較快，逐漸增大 Req 電阻，輸出端的超調(diào)會(huì)逐漸減小，同時(shí)上升時(shí)間會(huì)增大。在實(shí)際的柵極驅(qū)動(dòng)電路設(shè)計(jì) 中，我們希望其工作在阻尼比為0.5 < ζ < 1，這樣既保證無明顯電壓過沖，又兼顧上升時(shí)間，系統(tǒng)快速達(dá)到穩(wěn)態(tài)。

   

  

  
  

  4 實(shí)際柵極驅(qū)動(dòng)電阻設(shè)計(jì) 

  
  

  我們希望選擇阻尼比在 0.5 與 1 之間，這樣可以保證系統(tǒng)有足夠快的開通和關(guān)斷速度，同時(shí)可以減小系統(tǒng)的震蕩。對(duì) 于一個(gè)實(shí)際柵極驅(qū)動(dòng)電路，設(shè)計(jì)步驟如下： STEP 1：首先記錄在 RGATE 為 0 時(shí)輸出波形的階躍響應(yīng)諧振頻率，記為 FR，通過如下公式計(jì)算驅(qū)動(dòng)電路的電感 Leq。

   

  

  
  

  STEP 2：假定阻尼比ζ = 0.7為例，Ceq 為 MOSFET 的 CGS和 CGD 電容之和，其中 Req 值計(jì)算公式如下：

  
  

  

   

  STEP 3：查找驅(qū)動(dòng)電路的導(dǎo)通電阻RDS_ON，通過以下公式計(jì)算出 RGATE：Req = RGATE + RDS _ON

  
  

  STEP 4：將計(jì)算出的新的 RGATE 值上板測試，觀察柵極驅(qū)動(dòng)波形是否存在震蕩或不穩(wěn)定狀態(tài)，用戶可根據(jù)實(shí)際波形微調(diào) 外部柵極驅(qū)動(dòng)電阻，以滿足最佳性能。 

  
  

  如圖 6 以 CA-IS3211x_EVM 為例，設(shè)計(jì)一個(gè)合適的外部柵極驅(qū)動(dòng)電阻。R1 為開通電阻，R6 為關(guān)斷電阻，D2 為關(guān)斷二 極管，C10 為負(fù)載電容。

   

  

   

  測試條件：輸入高電平 5V 和頻率 20kHz 的方波，VCC-VEE=15V，C10=1nF。如圖 7 所示，可測得諧振頻率 FR≈ 42MHz，通過公式計(jì)算出寄生電感 Ls=14.37nH，trise=7.6ns。

   

  

   

  阻尼比選取 0.7，經(jīng)過上述公式計(jì)算 Req=5.3Ω，因?yàn)轵?qū)動(dòng)芯片導(dǎo)通電阻 RDS_ON ≈ 3Ω，故外部柵極電阻取 RGATE=2.2Ω， 將新的柵極導(dǎo)通電阻 RGATE 重新測試，如圖 8 所示，輸出電壓振蕩明顯減小，接近臨界阻尼狀態(tài)。上升時(shí)間也有輕微 增大，trise=9.8ns。

   

  

   

  柵極驅(qū)動(dòng)電阻選取注意事項(xiàng)： 

  
  

  1. 柵極電阻的功率推薦大于等于柵極驅(qū)動(dòng)功率 2 倍，IGBT 功率為P = f ? ΔU ? Q（f 為工作頻率，△U 為驅(qū)動(dòng)峰峰值 電壓，Q 為柵極電荷），假設(shè)工作頻率 20kHz，峰峰值電壓 15V，Qc=1uC，可計(jì)算出 IGBT 的驅(qū)動(dòng)功率 0.3W，則柵 極電阻可選兩個(gè) 1206 封裝（1/4W）電阻并聯(lián)。 

  
  

  2. 盡可能減小柵極回路的電感感抗。譬如驅(qū)動(dòng)芯片靠近功率管減小引線長度；采用無感柵極電阻；開通和關(guān)斷驅(qū)動(dòng) 走線盡量靠近等。 

  
  

  3. 用戶需根據(jù)實(shí)際的功率器件進(jìn)行調(diào)整柵極電阻，因?yàn)榇蟛糠智闆r下，各個(gè)功率器件廠商的寄生參數(shù)都不一樣。 

  
  

  4. 在 MOS 開通階段，可以提高柵極充電電流（減小外部柵極導(dǎo)通電阻）來減小米勒平臺(tái)時(shí)間，反之，增大柵極放 電電流（減小外部柵極關(guān)斷電阻）可以減小關(guān)斷時(shí)刻的米勒平臺(tái)時(shí)間。同樣，選擇 CGD小的功率管也可以減小米 勒平臺(tái)時(shí)間。

  
  

  5 總結(jié) 

  
  

  柵極驅(qū)動(dòng)電阻選擇尤為重要，用戶需要綜合考慮開通和關(guān)斷時(shí)間、過沖電壓、EMC、開關(guān)損耗、效率和應(yīng)力等方面來 設(shè)計(jì)柵極電阻。本文主要從基礎(chǔ)驅(qū)動(dòng)電路方面展開，通過數(shù)學(xué)建模分析，描述柵極電阻與過沖電壓以及上升下降時(shí)間 關(guān)系，以提供用戶參考設(shè)計(jì)。

  
  

  
  

  ---

  聲明：本網(wǎng)站原創(chuàng)內(nèi)容，如需轉(zhuǎn)載，請(qǐng)注明出處；本網(wǎng)站轉(zhuǎn)載的內(nèi)容（文章、圖片、視頻）等資料版權(quán)歸原網(wǎng)站所有。如我們采用了您不宜公開的文章或圖片，未能及時(shí)和您確認(rèn)，避免給雙方造成不必要的經(jīng)濟(jì)損失，請(qǐng)電郵聯(lián)系我們，以便迅速采取適當(dāng)處理措施；郵箱：limeijun@yushin88.com